AI 晶片越做越大顆，傳統封裝技術已經開始出現系統性壓力。當 NVIDIA 的次世代晶片預計達到光罩極限的 7 到 8 倍時，有機載板開始瘋狂翹曲，矽中介層的成本直接爆表。這時候，玻璃基板這個沉寂多年的技術突然成了眾人焦點。
問題來了：Intel 一派在公開策略上對玻璃基板喊得更兇，台積電則推進 CoPoS（面板級封裝），兩邊各有擁護者，PTT 和 Dcard 已經吵成一團。但如果你真的進過廠房，就會知道——技術理想跟量產現實之間，往往隔著一整座良率地獄。
Intel 的玻璃基板：參數漂亮，但量產是另一回事
從物理參數來看,玻璃基板在某些特性上相當接近理想值。熱膨脹係數(CTE)可設計接近矽晶片的 2.5-3 ppm/°C,介電損耗較低(典型值小於 0.005),在高速傳輸應用中具備較佳的訊號完整性優勢。不過,實際在 224 Gbps 等級的損耗改善幅度,目前仍多為實驗室數據或個別廠商宣稱,尚未有業界統一的權威驗證結果。
但實際操作過就知道,玻璃太脆容易破,表面太平滑導致金屬附著力差,TGV 雷射鑽孔還會變沙漏狀。更致命的是,現有半導體廠房都是為圓形晶圓設計,要全面改用玻璃基板,等於整個工廠自動化設備要砍掉重練。
有市場觀點認為:「沒有台積電這種領頭羊帶頭投入,設備商根本不敢大規模開發。Intel 自己能帶動整個生態系嗎?」這正是 Intel 面臨的最大挑戰——PPT 上的數字再漂亮,最後還是要看投片出來會不會亮、良率能不能穩。
台積電 CoPoS:先求系統穩定,再談極限效能
台積電的策略明顯更保守但可行。CoPoS 技術的核心變化,是從 300mm 圓形晶圓轉向面板級封裝載體,市場普遍預期會導入玻璃或其他剛性基板(如玻璃、藍寶石等),以配合大尺寸與高平整度需求,但台積電仍未對外明確公布最終量產材質。
這種轉變帶來的優勢顯而易見:有分析估算,從圓形晶圓轉向面板級載體,可望把面積利用率從約 6 成提升到接近 9 成,顯著減少圓形晶圓切割方形晶片時的邊緣浪費。
有產業研究機構推估,CoPoS 等大尺寸面板級整合,有機會於 2028 年後開始進入較明顯量產期,並可望帶來約兩成以上的封裝成本下降,但實際時程與幅度仍存在高度不確定性。
支持者認為這是「台式穩紮穩打」,反對者則諷刺:「又是那套先求有再求好,最後還不是要跟著走純玻璃路線?」但換個角度想,這其實就是工程師邏輯——不追求一次到位的 100 分,而是確保每一步都能穩定運作,系統不要在關鍵時刻當機。
技術路線對比:多線並行而非二元對決
實際上,Intel 與台積電的策略並非單純的「玻璃 vs 非玻璃」對立。Intel 這一輪在公開策略上,強調未來幾年會將玻璃基板導入到高階封裝量產,但仍有 Co-EMIB 等多種 2.5D/3D 方案並行。
台積電則同時推進 CoWoS、SoIC 與 CoPoS 等多條路線,外界普遍預期 CoPoS 將與玻璃等剛性基板結合,但目前官方仍以「面板級封裝」的結構與成本優勢為對外重點。兩者在技術路線上屬不同節奏的多線布局。
從工程角度看,這其實是風險分散策略。單一技術路線失敗時,你還有其他選項可以頂上去,不會讓整個產品線停擺。
鄉民戰場:理想與現實的激烈碰撞
在論壇上,正方陣營高舉技術理想:「玻璃基板的物理優勢明擺著,台灣面板廠有現成玻璃加工經驗,這是轉型 AI 供應鏈的黃金機會!」
反方則冷嘲熱諷:「彷彿 2024 光通訊對吧?先炒再說,之後會再炒。」、「現在根本是作夢行情,實際放量要等 2029 年,券商報告就是炒題材用的。」
某些網友更直言:「典型的台式短視近利,別人看到 CCL 走到極限都在衝刺玻璃基板了,還在問為什麼要研發?貴從來都不是問題,問題是東西做出來用不了。」
但如果你實際待過產線,就會知道另一個真相:再先進的技術,如果量產良率上不去、成本降不下來,最後就只是實驗室裡的展示品。產業界從來不缺技術夢想家,缺的是能把東西穩定做出來、大量出貨、還能賺錢的執行者。
結論:誰會笑到最後?看誰先做到穩定量產
業界共識是:真正的問題不是玻璃會不會成為主流,而是誰能先做到穩定、低成本、大規模量產。以目前公開資訊來看,玻璃基板仍處於試產與小量導入階段,真正大規模商用時程多數機構視為 2027 年之後甚至接近 2030 年。
Intel 選擇在玻璃基板上更激進的公開宣傳與投入,台積電選擇多路線並行的漸進演化。前者可能一舉稱王,也可能因量產難度與生態系建置遭遇挫折;後者看似保守,卻可能用時間換空間,最終成為最大贏家。
你會押哪一邊?我的答案是:押那個能先把良率穩定拉起來、成本有效控制、還能建立完整生態系的那一邊。技術理想很重要,但最後決定勝負的,往往是誰先把東西做出來、而且做得夠穩。
