三星押注 1d DRAM 拚 2027 量產：技術藍圖很美,但良率才是真考題

根據韓媒報導,三星正與設備合作夥伴協調,計畫在 2027 年第二季前導入 1d DRAM 專用設備,若研發順利,最快可望在 2027 年底啟動量產。這項技術布局被視為三星在次世代高頻寬記憶體(HBM)市場的關鍵戰略。

什麼是 1d DRAM?為什麼受到關注?

1d DRAM 是三星在 1c 之後的下一代 DRAM 製程節點,相當於美光的 1-delta 節點,重點在於線寬微縮與製程優化。這是 DRAM 製程演進的自然延續,從 1x、1y、1z 到 1a、1b、1c,現在來到 1d 世代,每一代都代表更精密的製造技術。

傳統 DRAM 當線寬逼近 10 奈米物理極限時,漏電、干擾問題開始變得嚴峻。業界普遍認為,長期來看 DRAM 微縮終將面臨物理極限,有可能導入如晶圓接合、3D 堆疊、陣列/周邊分離等新型態架構;但以目前公開資訊而言,三星僅確認正在開發 1d DRAM 節點,並未對外詳細說明將採用哪一種接合或堆疊技術的具體架構設計。

三星的策略布局:鎖定次世代 HBM 市場

三星這次的策略相當明確:規劃以 1d DRAM 搭配 2 奈米基礎邏輯晶粒,作為下一代 HBM(HBM5/HBM5E)的關鍵技術方向之一。業界普遍預期,HBM5/HBM5E 將在 2027 年後陸續走向量產與商業化,但各家廠商未公開統一的明確年份。

這個策略聽起來很有野心,但實際執行面臨嚴峻挑戰。業界知情人士指出:

「晶片電路線寬微縮至 10 奈米區間後,電容、光刻、薄膜沉積等工藝難度大幅提升。在半導體行業,良率哪怕僅相差 1 個百分點,都可能對千億韓元級別的盈利水平產生顯著影響。」

換句話說,良率才是決定成敗的關鍵指標,差距 1% 就可能造成數百億台幣的損益差異。在半導體製造的世界裡,技術再先進,若無法達成經濟規模的量產良率,一切都只是紙上談兵。這就像你設計了一台跑得比 F1 還快的賽車,但只要一上路就熄火,再快也沒用。

市場反應:樂觀與質疑並存

在 PTT、Dcard 等論壇上,網友對三星這次布局的看法相當兩極。樂觀派認為三星具備 IDM 垂直整合優勢,從記憶體到晶圓代工再到先進封裝,擁有完整產業鏈能力,若技術突破成功將形成強大競爭力。

但更多討論則帶著懷疑態度:

• 「技術藍圖很美好,但能不能做出來又是另一回事」
• 「用 2nm 性能當然更好,但量產能力才是關鍵」
• 「如果良率上不來,訂單再多也做不完」

特別值得注意的是「彎道超車」這個詞已經成為網路迷因,專門用來反諷某些廠商頻繁發布次世代技術藍圖,但實際市占率卻未能如預期成長的現象。這反映出產業觀察者對於「技術宣示」與「實際交付」之間落差的關注。

真正的競爭戰場:2027 年 HBM 市場決戰

三星這步棋的真正對手是 SK 海力士和美光。部分產業報告與媒體分析認為,美光有可能在 2027 年前後推進 HBM4/HBM4E 的量產時程;然而目前公開報導中,尚未找到具名高層公開確認的明確時間表,這一時間點應視為產業推測。

可以確定的是,2027 年將是三大記憶體廠在次世代 HBM 技術上的關鍵競爭年份。三星能否如期在 2027 年底推進 1d DRAM 量產,將直接影響其在 HBM5/HBM5E 市場的競爭地位。

這對三星來說格外重要,因為在當前的 HBM3 世代,三星已經罕見落後——SK 海力士憑藉 MR-MUF 封裝技術優勢,拿下了 Nvidia 的多數訂單份額。對於傳統記憶體領域的領導者而言,這是必須挽回的戰略失分。

技術藍圖與執行力的雙重考驗

三星規劃的全棧式 AI 解決方案策略——整合記憶體、晶圓代工與先進封裝——在戰略層面確實具有吸引力。但網友的質疑也切中要害:良率才是一切量產計畫的基礎。

目前公開資訊顯示,三星正積極準備 1d DRAM 的量產設備與製程開發,目標鎖定 2027 年底。至於外界流傳的「因良率問題導致計畫延宕」等說法,目前缺乏具體且可查證的官方或新聞來源支持,多屬業界揣測。

最終答案可能要等到 2027 年底才會揭曉。但有一點可以確定:如果三星真的成功實現 1d DRAM 量產並應用於 HBM5E,整個記憶體市場的競爭格局將出現重大變化。反之,若執行不如預期,市場對其技術領導地位的質疑聲浪恐怕會持續擴大。

在半導體產業,技術路線圖終究要回歸到製造能力與經濟效益的現實考驗上。畫再漂亮的 PPT,最後還是得看產線上投出來的晶圓會不會亮。